На заказ контрольные работы для заочки БГУИР

КОНТРОЛЬНАЯ РАБОТА ПО КУРСУ

"Основы цифровой и микропроцессорной техники"

Задание №1

Составить  4-х разрядное десятичное число путем добавления к числу 11, составляющему старшие разряды, двух младших разрядов, соответствующих последним цифрам вашей зачетной книжки (порядковому номеру), например, 1101,1102 и т.д. Используя методы перевода чисел из одной позиционной системы счисления в другую, перевести сформированное десятичной число в двоичную систему счисления  , а полученное двоичное –снова в десятичное.

Задание № 2

1. По принципиальной электрической схеме провести анализ и установить функциональную зависимость в виде формул алгебры логики и таблицы истинности.

2. По таблице истинности составить совершенную конъюнктивную нормальную форму (СКНФ).

3. Минимизировать логическую функцию любым известным методом.
4. Синтезировать комбинационное устройство в базисе И-НЕ, ИЛИ-НЕ.
5. Синтезировать комбинационное устройство в заданных базисах 2-х входовых элементов 2И-НЕ (Шеффера), 2ИЛИ-НЕ(Пирса).
6. Проверить работу синтезированного устройства путем моделирования в системе Matlab (Simulink) или Multisim.

Задание № 3

1. Синтезировать устройство арифметического сложения двух одноразрядных чисел. Реализовать его на элементах: 1) И, ИЛИ, НЕ; 2) И-НЕ; 3) ИЛИ-НЕ.

2. Синтезировать устройство, имеющее три входа и один выход, которое формирует на выходе логическую единицу, если на входах одновременно присутствует не более одной единицы. Реализовать его на элементах: 1) И, ИЛИ, НЕ; 2) И-НЕ; 3) ИЛИ-НЕ.

3. Синтезировать устройство сравнения двух двухразрядных чисел  А и В (цифровой компаратор), формирующий три выходных сигнала: А=В, А>В и А<В.

4. Синтезировать устройство, имеющее четыре входа и один выход, которое формирует на выходе логическую единицу, если на входах одновременно присутствует не более 2-х единиц. Реализовать его на элементах: 1) И, ИЛИ, НЕ; 2) И-НЕ; 3) ИЛИ-НЕ.

5. Синтезировать схему с тремя логическими входами и одним выходом, которая генерирует на выходе логическую единицу, если только на одном из входов присутствует логическая единица. Реализовать схему на мультиплексоре.

6. Синтезировать схему с тремя логическими входами и одним выходом, которая генерирует на выходе логическую единицу, если только на одном из входов присутствует логическая единица. Реализовать схему на логических элементах в базисе И-НЕ.

7. Синтезировать схему с тремя логическими входами и одним выходом, которая генерирует на выходе логическую единицу, если на двух из трех входов присутствуют логические единицы. Реализовать схему на логических элементах.

8. Синтезировать схему с тремя логическими входами и одним выходом, которая генерирует на выходе логическую единицу, если на двух из трех входов присутствуют логические единицы. Реализовать схему на мультиплексоре.

9. Синтезировать схему с тремя логическими входами и одним выходом, которая генерирует на выходе логическую единицу, если на двух из трех входов присутствуют логические единицы. Реализовать схему на логических элементах в базисе И-НЕ.

10. Изобразить условно графически асинхронный RS-триггер.

Задать произвольно воздействия по его информационным входам.

Построить реакцию триггера на заданные входные воздействия.

11. Изобразить условно графически синхронный одноступенчатый RS-триггер.

Задать произвольно воздействия по его информационным входам.

Построить реакцию триггера на заданные входные воздействия.

12. Изобразить условно графически синхронный двух ступенчатый RS-триггер.

Задать произвольно воздействия по его информационным входам.

Построить реакцию триггера на заданные входные воздействия.

13. Изобразить условно графически одноступенчатый D-триггер.

Задать произвольно воздействия по его информационным входам.

Построить реакцию триггера на заданные входные воздействия.

14. Изобразить условно графически двух ступенчатый D-триггер.

Задать произвольно воздействия по его информационным входам.

Построить реакцию триггера на заданные входные воздействия.

15. Изобразить условно графически синхронный Т-триггер.

Задать произвольно воздействия по его информационным входам.

Построить реакцию триггера на заданные входные воздействия.

16. Изобразить условно графически JK-триггер.

Задать произвольно воздействия по его информационным входам.

Построить реакцию триггера на заданные входные воздействия.

17. Синтезировать схему счетчика импульсов с коэффициентом пересчета равным 3.

Привести временную диаграмму его работы.

18. Синтезировать схему счетчика импульсов с коэффициентом пересчета равным 5.

Привести временную диаграмму его работы

19.Составить схемы шифратора (кодера) восьмиричного кода  в выходной двоичный в базисах Шеффера и Пирса..

20.Составить схемы шифратора (кодера) шестнадцатиричного  кода  в выходной двоичный в базисах Шеффера и Пирса..

21. Составить схему дешифратора 3– 8  в базисах Шеффера и Пирса..

22.Составить схему дешифратора 4– 16  в базисах Шеффера и Пирса..

23.  Синтезируйте счетчики обратного счета с  К_сч =7 на D - и JK - триггерах.

24.Опишите работу триггера с динамическим управлением и постройте временные диаграммы его работы.